PATENT ABSTRACTS OF JAPAN

(11) Publication number: 62256516 A

(43) Date of publication of application: 09.11.87

(21) Application number: 81099871
(22) Date of filing: 30.04.88

(71) Applicant: MATSUSHITA GRAPHIC COMMUN SYST INC

(72) Inventor: SATO SHINICHI TOGASHI MITSUO

(54) FILTER DEVICE FOR BASE BAND TRANSMISSION

(57) Abstract:


PURPOSE: To realize a complicated amplitude characteristic while the change in a filter characteristic with respect to the temperature change is less and the phase characteristic is linear by using a digital filter having one bit input and plural-bit outputs and onstituting the digital filter by a shift register and a ROM.

CONSTITUTION: When a 1-bit digital signal Din synchronously with a clock signal CK is inputted to a shift register 12, the register is shifted synchronously with the clock signal by using latches $11_1\sim11_6$ shown in signals A1 \sim A7. Then the operation of equation 1 is executed by the method of a table lookup memory In a ROM 13. An 8-bit digital signal D $_{1\sim8}$ from the ROM 13 is converted into an analog signal by a D/A converter 14. The harmonics included in the signal are cut off by an LPF 15 and the result is outputted to a terminal 17 via an Amp 16. Thus, the phase is linear, the complicated amplitude charactristic is realized, the effect of temperature is not given and the circuit scale is

decreased.

COPYRIGHT: (C)1987,JPO&Japio

$$D_1 - a = \int_{n=1}^{T} An \times Cn \quad (1)$$



⑩ 日本国特許庁(JP)

⑩ 公 開 特 許 公 報 (A) 昭62-256516

(3) Int. Cl. 4

識別記号

广内整理番号

❸公開 昭和62年(1987)11月9日

H 03 H 17/06

7530 - 5 J

審査請求 未請求 発明の数 1 (全4頁)

Q発明の名称 ベースバンド伝送用フィルタ装置

②特 願 昭61-99671

20出 願 昭61(1986)4月30日

⑫発 明 者 佐 藤 真 一 東京都目黒区下目黒2丁目3番8号 松下電送株式会社内

⁶⁰発 明 者 富 樫 光 夫 東京都目黒区下目黒2丁目3番8号 松下電送株式会社内

印出 願 人 松下電送株式会社 東京都目黒区下目黒2丁目3番8号

②代理人 弁理士 中尾 敏男 外1名

明 紐 書

1. 発明の名称

ペースパンド伝送用フィルタ装置

2. 特許請求の範囲

1 ピットのディジタル信号を順次シフトして所 定のタップ数の信号を出力するシフトレジスタと、 前記シフトレジスタからの出力信号をそれぞれ所 定のタップ係数により演算して所定のピット数の ディジタル信号を算出するリードオンリメモリと、 前記リードオンリメモリからのディジタル信号を アナログ信号に変換する D/A 変換器とを有する ペースパンド伝送用フィルタ装置。

3. 発明の詳細な説明

産業上の利用分野

本発明は、ディジタル信号多重放送等に用いられるペースパント信号のスペクトル整形用フィルタ装置に関する。

従来の技術

従来のこの種の装置は、第4図に示すようにディッタル信号入力端子1と、D/A 変換器2と、

アナログフィルタ 3 と、ラインドライバーアンプ 4と、信号出力端子5により構成され、誤り訂正 検出符号化された1ピットのディジタル信号がデ ィジタル信号入力端子 1 から入力すると、 D/A 変換器2で伝送路の信号電圧レベルの方形波信号 に変換し、その方形波信号をアナログフィルタ3 を通してスペクトル整形し、ラインドライバーア ンプ4を介して信号出力端子5より出力していた。 アナログフィルタ3は、抵抗,コンデンサ,コ イルなどの受動部品とオペアンプを組み合わせた アクティブ型フィルタもしくは、受動部品のみを 組み合わせたパッシブ型フィルタが用いられ、符 号間干渉を補償する目的ではコサインロールオフ 型の振幅特性を持たせることが多かった。(例え は、テレビジョン学会誌 Vol.39,Na9(1985) P822~825,日本放送協会編「放送方式」P214 ~ 219).

"発明が解決しようとする問題点

しかし、従来の構成によれば、アナログフィル タに用いられる受動案子パラメータの温度変動に よりフィルタ特性が変化したり、複雑な振幅特性 のフィルタを実現することが困難であり、また位 相特性が線形のフィルタを実現することが困難で あるといり問題点がある。

上述の問題は、アナログフィルタの欠点と同様に、フィルタをアナログ素子で構成するために発生する。 この問題点は、アナログ素子のフィルタ 装置を恒温槽の中に配置し、かつ振幅特性、位相特性については適応型の等化器を用いることにより解決することができるが、この場合には装置が大規模になり、また調整が極めて複雑になるといり新たな問題が発生する。

次にフィルタ部を通常の n ビット入力 , n ビット出力ディジタルフィルタで構成した場合、温度変化による特性変化の問題と、位相特性を緩形にする問題は解決することができるが、複雑な振幅特性を実現するためには多くのタップ数が必要であり、回路規模が大きくなり、又積和回路を中心とする複雑な信号処理が必要になるといった新たな問題が発生する。

力することが可能となり(例えば 512 K bit (64K×8bit)のROMを用いれば 16 タップのデータを同時に入力することができる。)、したがってディジタルフィルタの構成に必要な各タップデータとタップ係数の乗算を行う乗算器と、その結果の総和を求める加算器の機能をテーブルルックアップの手法でROMにより行わせることができる。

また、本発明によれば位相が線形であり、複雑な振幅特性が実現でき、温度変化にの影響を受けず、かつ回路規模を小さくすることができる。

実施例

以下、図面を参照して本発明の実施例を説明する。第1図は本発明に係るペースパンド伝送用フィルタ装置の一実施例を示すプロック図であり、タップ数 t が 7 個の場合を示す。

第1図において、9はクロック信号 CK の入力 端子、10は1ビットのディジタル信号 Din の 入力端子、11i,112……11iはクロック信号CK 及び1ビットのディジタル信号 Din が入力する 本発明は、上述の問題点に鑑み、温度変化に対するフィルタ特性の変化が無く、位相特性が線形であり、複雑な振幅特性を実現することができ、かつ回路規模が小さいペースパンド伝送用フィルタ装置を提供することを目的とする。

問題点を解決するための手段

本発明は上記問題点を解決するため、ベースパンド伝送用ではディジタル入力が1ビットであることに着目し、1ビットの入力信号を順次シフトして所定のタップ数の信号を出力するシフトレジスタと、シフトレジスタの出力信号をそれぞれ所定のタップ係数により演算して所定のピット数の信号を算出するリードオンリメモリを備えたディジタルフィルタの構成としたことを特徴とする。

作用

本発明は上述の構成によって、ディジタルフィルタの入力が1ビットであるために、遅延回路部であるシフトレジスタにより各タップデータのビット数が1ビットとなり、全タップデータを同時にリードオンリメモリ(ROM)のアドレスへ入

6(t-1)個のラッチ、12はラッチ 111~116 により構成されて信号 Din を順次シフトナる遅延回路を構成するシフトレジスタ、13はアドレス信号 A1 ~ A7として入力したディジタル信号 Din 及びラッチ 111~116 の出力(タップデータ)にそれぞれタップ係数 C1~C7を乗算し、その総和を算出して8ビットのディジタル信号を出力するリードオンリメモリ(ROM)である。尚、タップ係数 C1~C7は所望のフィルタ特性に応じて予め選択される。

また、14 は ROM 13からの8 ビットのディジタル信号をアナログ信号に変換する D/A 変換器 34の出力信号に含まれる高関波成分をカットするローパスフィルタ(LPF)、16 は出力インピーダンスを低くするためのラインドライバーアンプ(Amp)、17 はデータ信号入力端子である。

次に上記構成に係る実施例に動作を第2図及び 第3図を参照して説明する。

第2図に示すように、クロック信号 CK に同期

特問昭62-256516(3)

した 1 ビットのディジタル信号 Din がシフトレ ジスタ 1 2 に入力すると、信号 A 1 ~ A 7 に示す ようにラッチ 111~116 によりクロック信号に同期 してシフトされる。次に、 R O M 13 ではテープ ルルックアップメモリの手法により式

$$D_1 \sim {}_8 = \sum_{n=1}^7 A_n \times C_n$$

の演算が実行される。

ROM 13からの8ビットのディンタル信号D1-aはD/A 変換器 14により、第2図に示すようなアナログ信号 D/A ont に変換される。ここで、この信号 D/A out には第3図下段に示すように、信号aのほかにディンタルフィルタのクロック周波数fc の整数倍に相当する周波数の両サイドに広がる高調波成分 b が存在する。したがって、この高調波成分 b が第3図上段に示す振幅特性 c を有する LPF 15によりカットされて第2図に示すような信号DATA out に整形され、Amp 16を介して端子17に出力される。

以下、本発明の一実施例を説明したが、本発明

13… リードオンリメモリ、14… D/A変換器。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

は上記実施例に限定されるものでなく、例えばフィルタのタップ数は所望のフィルタ特性によって増減することができ、また ROM 13 の入出力ビット数及び D/A 変換器 14 の入力ビット数は、出力信号の精度により任意選択することができる。


発明の効果

以上の説明から明らかなように、本発明は1ピット入力、複数ピット出力のディジタルフィルタとし、そのディジタルフィルタをシフトレジスタとROMで構成することにより、温度変化により、フィルタ特性の変化が無く、位相特性が線形であり、また複雑な振幅特性を実現することができ、さらに回路規模が小さくすることができるという効果を有するものである。

4. 図面の簡単な説明

第1図は本発明の一実施例を示すベースパンド 伝送用フィルタ装置のブロック図、第2図は第1 図の要部信号波形図、第3図は第1図の要部周波 数特性図、第4図は従来例のブロック図である。

111~116 … ラッチ、12… シフトレジスタ、



特開昭62-256516 (4)

